1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
Tegangan LED menurut warna yang dihasilkan:
- Infra merah : 1,6 V.
- Merah : 1,8 V – 2,1 V.
- Oranye : 2,2 V.
- Kuning : 2,4 V.
- Hijau : 2,6 V.
- Biru : 3,0 V – 3,5 V.
- Putih : 3,0 – 3,6 V.
- Ultraviolet : 3,5 V.
3. Rangkaian Simulasi [kembali]
- D,C,A = 1, B = 0
- B,C,D = 0, A = 1
4. Prinsip Kerja [kembali]
Pada rangkaian ini, terdapat 5 buah Logicprobe yang dilabeli dengan A, B, C (inputan C akan diinverterkan menggunakan gerbang logika NOT sehingga dianggap menjadi C’), dan D yang terhubung ke power dan ground. Ujung yang terhubung ke power akan berfungsi sebagai penunjuk logika 1. Sedangkan ujung yang terhubung ke ground akan berfungsi sebagai penunjuk logika 0. Pada rangkaian ini terdapat gerbang logika NOT, gerbang XOR, gerbang AND, dan gerbang OR.
Masing-masing logicprobe akan diumpankan ke gerbang XOR dan gerbang AND. Input pada gerbang XOR ada 2, yaitu B=1 dan D=0. Dimana prinsip kerja sederhana gerbang XOR adalah jika kaki input gerbang XOR memiliki inputan yang berbeda, maka output gerbang XOR adalah berlogika 1. Namun, jika kaki input gerbang XOR memiliki inputan yang sama, maka kaki output gerbang XOR akan berlogika 0. Sehingga, keluaran dari gerbang XOR dengan inputan B=1 dan D=0 adalah berlogika 1.
Pada gerbang AND ada 3 input, yaitu A=0, C’=0, dan D=0. Prinsip kerja gerbang AND adalah jika salah satu kaki input atau seluruh kaki input gerbang AND berlogika 0, maka kaki output gerbang AND akan berlogika 0. Sedangkan jika seluruh kaki input gerbang AND berlogika 1, maka kaki output gerbang AND akan berlogika 1. Sehingga, output gerbang AND dengan inputan A=0, C’=0, dan D=0 pada rangkaian ini adalah berlogika 0.
Kemudian, output dari gerbang XOR dan gerbang AND diumpankan pada kaki input gerbang logika OR. Input yang masuk pada kaki input gerbang OR adalah berlogika 1 dan 0. Sehinga, output gerbang OR adalah berlogika 1. Hal ini sesuai dengan prinsip kerja gerbang OR yaitu jika salah satu kaki input atau seluruh kaki input berlogika 1, maka output atau keluaran dari gerbang OR akan berlogika 1. Sedangkan jika seluruh kaki input berlogika 0, maka kaki output gerbang OR akan berlogika 0.
Ouput gerbang logika OR akan memengaruhi hasil logicstate.
b. Rangkaian sederhana 2
Pada rangkaian ini, terdapat 5 buah logicprobe yang dilabeli dengan A, B, C (inputan C akan diinverterkan menggunakan gerbang logika NOT sehingga dianggap menjadi C’), dan D yang terhubung ke power dan ground. Ujung yang terhubung ke power akan berfungsi sebagai penunjuk logika 1. Sedangkan ujung yang terhubung ke ground akan berfungsi sebagai penunjuk logika 0. Pada rangkaian ini terdapat gerbang logika NOT, gerbang XOR, gerbang AND, dan gerbang OR.
Masing-masing switch akan diumpankan ke gerbang XOR dan gerbang AND. Input pada gerbang XOR adalah B=1 dan D=0. Dimana prinsip kerja sederhana gerbang XOR adalah jika kaki input gerbang XOR memiliki inputan yang berbeda, maka output gerbang XOR adalah berlogika 1. Namun, jika kaki input gerbang XOR memiliki inputan yang sama, maka kaki output gerbang XOR akan berlogika 0. Sehingga, keluaran dari gerbang XOR dengan inputan B=1 dan D=0 adalah berlogika 1.
Pada gerbang AND ada 3 input, yaitu A=0, B=1, dan C’=0. Prinsip kerja gerbang AND adalah jika salah satu kaki input atau seluruh kaki input gerbang AND berlogika 0, maka kaki output gerbang AND akan berlogika 0. Sedangkan jika seluruh kaki input gerbang AND berlogika 1, maka kaki output gerbang AND akan berlogika 1. Sehingga, output gerbang AND dengan inputan A=0, B=1, dan C’=0 pada rangkaian ini adalah berlogika 0.
Kemudian, output dari gerbang XOR dan gerbang AND diumpankan pada kaki input gerbang logika OR. Input yang masuk pada kaki input gerbang OR adalah berlogika 1 dan 0. Sehinga, output gerbang OR adalah berlogika 1. Hal ini sesuai dengan prinsip kerja gerbang OR yaitu jika salah satu kaki input atau seluruh kaki input berlogika 1, maka output atau keluaran dari gerbang OR akan berlogika 1. Sedangkan jika seluruh kaki input berlogika 0, maka kaki output gerbang OR akan berlogika 0 dan juga output gerbang logika OR akan memengaruhi hasil logicstate .
Tidak ada komentar
Posting Komentar