1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
IC 74LS112 adalah rangkaian terpadu (integrated circuit) JK flip-flop yang umum digunakan dalam elektronika digital. 74LS112 merupakan anggota keluarga TTL (transistor-transistor logic) dan dirancang untuk beroperasi dengan catu daya 5 volt.
Berikut adalah beberapa fitur dan karakteristik utama dari IC 74LS112:
Tipe Flip-Flop: 74LS112 adalah JK flip-flop negatif-edge-triggered ganda. Rangkaian ini memiliki dua flip-flop independen dalam satu paket IC.
Input: Setiap flip-flop memiliki dua pin input: J (set) dan K (reset). Input ini mengontrol perubahan keadaan flip-flop.
Input Clock: 74LS112 memiliki input clock umum (CLK) yang memicu perubahan keadaan flip-flop pada tepi jatuh sinyal clock.
Output: Setiap flip-flop memiliki dua pin output: Q dan Q̅ (Q-bar). Output Q mencerminkan keadaan saat ini dari flip-flop, sedangkan output Q̅ adalah komplement dari Q.
Input Asinkron: IC 74LS112 memiliki input preset (PR) dan clear (CLR) asinkron. Ketika input ini diaktifkan, mereka menggantikan clock dan input J/K, memaksa flip-flop ke keadaan tertentu.
Tegangan Operasi: 74LS112 beroperasi dengan tegangan catu daya 5 volt (VCC = 5V). Penting untuk memberikan catu daya yang stabil dalam rentang tegangan yang ditentukan untuk operasi yang benar.
Konfigurasi Pin: IC ini biasanya tersedia dalam paket dual in-line 16-pin (DIP), di mana pin dipetakan untuk berbagai input, output, dan koneksi catu daya.
Tegangan LED menurut warna yang dihasilkan:
- Infra merah : 1,6 V.
- Merah : 1,8 V – 2,1 V.
- Oranye : 2,2 V.
- Kuning : 2,4 V.
- Hijau : 2,6 V.
- Biru : 3,0 V – 3,5 V.
- Putih : 3,0 – 3,6 V.
- Ultraviolet : 3,5 V.
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja [kembali]
Rangkaian ini memiliki dua saklar SPDT, cabang SW-SPDT yang terhubung ke catu daya bertindak sebagai indikator logika 1, dan cabang SW-SPDT yang terhubung ke ground bertindak sebagai indikator logika 0.
Rangkaian-rangkaian tersebut dihubungkan secara seri dan keluaran terakhirnya adalah LED untuk menampilkan nomor keluaran pencacah.
Cabang set dan reset dari setiap flip-flop JK terhubung ke SW-SPDT.
Cabang set dan reset dapat beroperasi dalam kondisi waktu musim gugur.
Artinya, menjadi aktif ketika kondisinya berubah dari 1 menjadi 0.
Oleh karena itu, kita perlu memastikan bahwa cabang set dan reset berlogika 1 (tidak aktif) sehingga kita dapat melakukan perhitungan.
Rangkaian yang digunakan pada percobaan ini adalah rangkaian counter asinkron.
Hal ini dikarenakan semua sandal jepit JK dirangkai secara seri.
Pada rangkaian ini, hanya flip-flop JK pertama yang menerima sinyal clock atau tegangan awal dari clock, dan flip-flop JK berikutnya menerima masukan clocknya dari keluaran flip-flop JK sebelumnya.
Selanjutnya, dengan mengatur cabang set dan reset ke logika 1 dan menghubungkan input J dan K ke suplai +5V, output Q akan dihubungkan ke jam flip-flop JK.
Lanjutkan hingga flip-flop JK terakhir (keempat).
Oleh karena itu, ketika catu daya diaktifkan, rangkaian ini melakukan perhitungan dari 0 hingga 15 (terlihat dari keluaran aktif, yaitu LED aktif).
Sirkuit ini termasuk dalam counter up asinkron.
Hal ini dikarenakan output flip-flop Q-JK dihubungkan dengan input clock flip-flop JK di belakangnya, sehingga dilakukan perhitungan dari yang terkecil hingga terbesar.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
7. Link Download File [kembali]
Download Datasheet IC74LS112 [klik disini]
Tidak ada komentar
Posting Komentar